Cargando la figura…
Detenido · Tu código aún no se está ejecutando. Hasta que pulses Ejecutar, la placa ejecuta el programa que ya tiene.
Aún no se ha imprimido nada. Pulsa Ejecutar.
Sin comprobar
Ejecuta tu código para comprobarlo. Las comprobaciones repiten un guion fijo sobre un reloj virtual, así que el mismo código siempre obtiene el mismo resultado.
Cada avería ocurre de verdad en la simulación. Provoca una, mira la figura y luego lee por qué.
Mueve el mundo: pulsa, desliza y gira las piezas mientras el código se ejecuta.
Un pin solo puede estar a 0 o a 3,3 V. Conmutar deprisa entre los dos, en alto durante SW7-SW0 de cada 256 ciclos de reloj, atenúa a la vez un LED en el Pmod JB y LD0.
iynk ejecuta tu Verilog como un modelo de comportamiento, ciclo a ciclo con el reloj de la placa. No sintetiza, no coloca ni enruta: no hay tiempos ni recuento de LUT.
| Pin | Se conecta a | Para qué sirve |
|---|---|---|
JB1 | R1 220 Ω → ánodo del LED | La salida PWM, JB[0] |
GND | Cátodo del LED (pin 5 de JB) | El camino de retorno |
SW7 | Pin W13 de la FPGA (sw[7]) | Vale 128 de 256: medio brillo |
Sensores y actuadores que maneja esta placa, con sus conexiones reales.
Ánodo al pin 1 de JB a través de 220 Ω, cátodo a un pin GND del Pmod. Contrólalo desde tu diseño como cualquier LED.
| Pin de la pieza | Pin de la placa |
|---|---|
| A | JB1Cable de color naranja |
| K | GNDCable de color negro |
La placa ya añade 200 Ω en serie, así que el LED se queda tenue pero a salvo incluso sin tu resistencia; nunca alimentes un pin Pmod desde 5 V.