Leçon 2 sur 5

Clignoter avec l'horloge de 50 MHz

Chargement de la figure…

// Clignotement : compter les cycles d'horloge et inverser LEDR0 à chaque demi-période. module top #( parameter CLK_HZ = 50_000_000, // l'horloge de la carte : cycles par seconde parameter BLINK_HZ = 2 ) ( input MAX10_CLK1_50, output reg [9:0] LEDR ); // Cycles d'horloge dans un demi-clignotement. localparam HALF = CLK_HZ / (2 * BLINK_HZ); reg [31:0] count = 0; initial LEDR = 10'b0; always @(posedge MAX10_CLK1_50) begin if (count == HALF - 1) begin count <= 0; LEDR[0] <= ~LEDR[0]; // inverse LEDR0 if (LEDR[0]) LEDR[9:6] <= LEDR[9:6] + 1; // LEDR0 va s'éteindre : un clignotement de plus end else begin count <= count + 1; end end endmodule

Arrêté · Votre code ne tourne pas encore. Tant que vous n'appuyez pas sur Lancer, la carte exécute le programme qu'elle contient déjà.

Rien d'affiché pour l'instant. Appuyez sur Lancer.

Il n'y a pas de delay() : LEDR0 clignote parce que le design compte 50 millions de cycles d'horloge par seconde, et LEDR9-LEDR6 comptent les clignotements.

Logique séquentielle avec always @(posedge clk)
Le temps vient du comptage, pas de l'attente
Réglez la vitesse de clignotement avec une valeur modifiable du code

iynk exécute votre Verilog comme un modèle comportemental, cycle par cycle sur l'horloge de la carte. Il ne fait ni synthèse, ni placement, ni routage : pas de timing, pas de nombre de LUT.

Broche	Reliée à	Rôle
`MAX10_CLK1_50`	CDCE937 (U3) → PIN_P11	Chaque front montant met à jour les registres
`LEDR0`	Broche A8 du FPGA (LEDR[0])	Change d'état tous les HALF cycles
`LEDR6`	Broche E14 du FPGA (LEDR[6])	Bit de poids faible du compte des clignotements

Câblage

Les capteurs et actionneurs que pilote cette carte, avec les vrais branchements.

Les 7 composants sur la page Terasic DE10-Lite

Clignoter avec l'horloge de 50 MHz

À vous d'essayer

Moniteur série

Vérifications

Casser

Paramètres

Câblage

Clignoter avec l'horloge de 50 MHz

À vous d'essayer

Moniteur série

Vérifications

Casser

Paramètres

Câblage