Die Abbildung wird geladen …
Gestoppt · Dein Code läuft noch nicht. Bis du auf „Ausführen“ drückst, läuft das Programm, das schon auf dem Board ist.
Noch nichts ausgegeben. Drück auf „Ausführen“.
Noch nicht geprüft
Führ deinen Code aus, um ihn zu prüfen. Die Prüfungen spielen ein festes Skript auf einer virtuellen Uhr ab, deshalb bekommt derselbe Code immer dasselbe Ergebnis.
Jeder Fehler passiert in der Simulation wirklich. Lös einen aus, beobachte die Abbildung und lies dann, warum.
Spiel die Welt: Drück, schieb und dreh die Bauteile, während der Code läuft.
Ändere hier einen Wert oder klick im Code auf einen Chip.
Jeder Druck auf BTNC zählt eine Binärzahl auf den LEDs um eins hoch, und BTNU löscht sie. Echte Taster prellen, also bereinigt das Design das Signal zuerst.
iynk führt dein Verilog als Verhaltensmodell aus, Takt für Takt am Takt des Boards. Es wird nicht synthetisiert, platziert oder geroutet: kein Timing, keine LUT-Zahlen.
| Pin | Verbunden mit | Aufgabe |
|---|---|---|
BTNC | FPGA-Pin U18 (btnC) | Jeder Druck zählt eins dazu |
BTNU | FPGA-Pin T18 (btnU) | Löscht die Zählung |
LD0 | FPGA-Pin U16 (led[0]) | Bit 0 der Zählung |
Sensoren und Aktoren, die dieses Board ansteuert, mit den echten Verbindungen.