第 3 课，共 5 课

统计按钮按下次数

正在加载图示…

// 在 LED 上统计 BTNC 的按下次数；BTNU 清零计数。 module top #( parameter CLK_HZ = 100_000_000 ) ( input clk, input btnC, // 计数：按下时为 1 input btnU, // 清零 output [15:0] led ); // 按钮的新电平必须保持多少个时钟周期，我们才相信它。 localparam SETTLE = CLK_HZ / 1000 * 10; // 1. 同步：两个触发器把 btnC 带进我们的时钟域。 reg [1:0] sync = 2'b00; always @(posedge clk) sync <= {sync[0], btnC}; // 2. 消抖：只有按钮稳定了 SETTLE 个周期之后才跟随它。 reg clean = 1'b0; reg [31:0] held = 0; always @(posedge clk) begin if (sync[1] == clean) held <= 0; else if (held == SETTLE - 1) begin clean <= sync[1]; held <= 0; end else held <= held + 1; end // 3. 边沿：干净的电平从 0 变为 1 时，产生一个一个时钟长的脉冲。 reg was = 1'b0; always @(posedge clk) was <= clean; wire press = clean & ~was; // 4. 统计脉冲数；BTNU 优先。 reg [15:0] count = 0; always @(posedge clk) begin if (btnU) count <= 0; else if (press) count <= count + 1; end assign led = count; endmodule

已停止 · 你的代码还没有运行。在你按“运行”之前，开发板运行的是板上已有的程序。

还没有输出。按“运行”。

每按一次 BTNC，LED 上的二进制数就加一，BTNU 把它清零。真实的按钮会抖动，所以设计先把信号整理干净。

同步、消抖、检测边沿
看看为什么抖动的触点会被数两次
改变稳定时间

iynk 把你的 Verilog 当作行为模型来运行，按开发板时钟一个周期一个周期地执行。它不做综合、布局或布线：没有时序，也没有 LUT 数量。

引脚	连接到	作用
`BTNC`	FPGA 引脚 U18（btnC）	每按一次加一
`BTNU`	FPGA 引脚 T18（btnU）	清零计数
`LD0`	FPGA 引脚 U16（led[0]）	计数的第 0 位

接上外设

这块开发板能驱动的传感器和执行器，以及真实的接法。

Digilent Basys 3 页面上的全部 5 个元件

统计按钮按下次数

自己试试

串口监视器

检查

弄坏它

输入

参数

接上外设

统计按钮按下次数

自己试试

串口监视器

检查

弄坏它

输入

参数

接上外设