Die Abbildung wird geladen …
Gestoppt · Dein Code läuft noch nicht. Bis du auf „Ausführen“ drückst, läuft das Programm, das schon auf dem Board ist.
Noch nichts ausgegeben. Drück auf „Ausführen“.
Noch nicht geprüft
Führ deinen Code aus, um ihn zu prüfen. Die Prüfungen spielen ein festes Skript auf einer virtuellen Uhr ab, deshalb bekommt derselbe Code immer dasselbe Ergebnis.
Jeder Fehler passiert in der Simulation wirklich. Lös einen aus, beobachte die Abbildung und lies dann, warum.
Spiel die Welt: Drück, schieb und dreh die Bauteile, während der Code läuft.
Ändere hier einen Wert oder klick im Code auf einen Chip.
Zeig die 16 Schalter als vier Hex-Ziffern. Die Stellen teilen sich ihre Segmentleitungen, also lässt das Design sie nacheinander leuchten, schnell genug, dass du alle vier siehst.
iynk führt dein Verilog als Verhaltensmodell aus, Takt für Takt am Takt des Boards. Es wird nicht synthetisiert, platziert oder geroutet: kein Timing, keine LUT-Zahlen.
| Pin | Verbunden mit | Aufgabe |
|---|---|---|
CA | FPGA-Pin W7 → 100 Ω → Segment a jeder Stelle | 0 lässt Segment a leuchten |
AN0 | FPGA-Pin U2 → PNP → Anode der rechten Stelle | 0 schaltet die Stelle ganz rechts ein |
SW0 | FPGA-Pin V17 (sw[0]) | Bit 0 der rechten Stelle |
Sensoren und Aktoren, die dieses Board ansteuert, mit den echten Verbindungen.