चित्र लोड हो रहा है…
रुका हुआ · आपका कोड अभी नहीं चल रहा। जब तक आप ‘चलाएँ’ नहीं दबाते, बोर्ड वही प्रोग्राम चलाता है जो उसमें पहले से है।
अभी कुछ नहीं छपा। ‘चलाएँ’ दबाएँ।
अभी जाँचा नहीं गया
जाँचने के लिए अपना कोड चलाएँ। जाँचें एक तय स्क्रिप्ट को वर्चुअल घड़ी पर दोहराती हैं, इसलिए एक ही कोड का नतीजा हमेशा एक जैसा आता है।
हर खराबी सिमुलेशन में सच में होती है। एक चालू करें, चित्र देखें, फिर पढ़ें कि ऐसा क्यों हुआ।
यहाँ कोई मान बदलें या कोड में किसी चिप पर क्लिक करें।
FPGA में कोई delay() नहीं होता। LD0 को ब्लिंक कराने के लिए आप क्लॉक चक्र गिनते हैं: उनमें से 10 करोड़ मिलकर एक सेकंड बनाते हैं।
iynk आपके Verilog को व्यवहार-मॉडल की तरह चलाता है, बोर्ड की क्लॉक पर एक-एक चक्र करके। यह सिंथेसिस, प्लेस या रूट नहीं करता: न टाइमिंग, न LUT की गिनती।
| पिन | किससे जुड़ता है | क्या करता है |
|---|---|---|
CLK100MHZ | 100 MHz ऑसिलेटर IC9 → पिन W5 | हर उठता किनारा रजिस्टरों को अपडेट करता है |
LD0 | FPGA पिन U16 (led[0]) | हर HALF चक्र पर स्थिति बदलती है |
LD12 | FPGA पिन P3 (led[12]) | ब्लिंक गिनती का सबसे निचला बिट |
सेंसर और एक्चुएटर जिन्हें यह बोर्ड चलाता है, असली कनेक्शन के साथ।